芯片封装烧结银工艺

芯片封装烧结银工艺

如何降低芯片封装纳米烧结银的烧结温度、减少烧结裂纹、降低烧结空洞率、提高烧结体的致密性和热导率成为目前纳米银研究的重要内容。

芯片封装纳米烧结银的烧结工艺流程就显得尤为重要了。善仁新材研究院根据客户的使用情况，总结出芯片封装纳米烧结银的工艺流程供大家参考：

善仁新材的芯片封装纳米烧结银包括AS9330系列和AS9375两个系列，其中AS9330为半烧结银膏，AS9375为全烧结银膏。

芯片烧结银的工艺流程如下：

1 清洁芯片和被粘结的界面

2 假设界面表面能太低，建议提高界面表面能

3 粘结尺寸过大时，建议一个界面开导气槽

4 一个界面涂布烧结银时，涂布的要均匀

5 芯片放到涂有烧结银的界面上时，建议加一点压力到上界面压一下

6 烧结时需逐步阶梯升温到一定的温度，比如3分钟升高5度等

7 烧结结束时，建议在烘箱中逐步降温到室温再把器件拿出

8 烧结银烧结时，要主要烧结温度，烧结时间，烧结压力”铁三角“的调整问题。